臺(tái)積電在新竹寶山工廠的2nm芯片試產(chǎn)工作已經(jīng)拉開(kāi)序幕，并取得了超出內(nèi)部預(yù)期的成果。據(jù)知情人士透露，該批次的良率達(dá)到了60%，為后續(xù)的量產(chǎn)奠定了堅(jiān)實(shí)的基礎(chǔ)。不僅如此，臺(tái)積電還計(jì)劃在明年上半年于高雄工廠啟動(dòng)2nm芯片的試產(chǎn)流程。
在半導(dǎo)體制造業(yè)中，達(dá)到70%或更高的良率是批量生產(chǎn)芯片的關(guān)鍵指標(biāo)。從臺(tái)積電目前的進(jìn)展來(lái)看，他們有信心在2nm芯片大規(guī)模量產(chǎn)之前，將良率提升至滿足量產(chǎn)標(biāo)準(zhǔn)的水平。這一消息無(wú)疑為行業(yè)內(nèi)外帶來(lái)了極大的振奮。
然而，隨著2nm技術(shù)的突破，其成本也隨之飆升。據(jù)悉，臺(tái)積電2nm晶圓的價(jià)格已經(jīng)突破了3萬(wàn)美元大關(guān)，相比之下，目前3nm晶圓的價(jià)格區(qū)間大約在1.85萬(wàn)至2萬(wàn)美元之間。這意味著，采用2nm工藝將帶來(lái)顯著的成本增加。
不過(guò)，值得注意的是，臺(tái)積電的實(shí)際訂單報(bào)價(jià)并非一成不變，而是受到多種因素的影響，包括具體客戶(hù)、訂單量以及可能的優(yōu)惠政策等。因此，3萬(wàn)美元的報(bào)價(jià)只能作為一個(gè)大致的參考數(shù)字。
回顧臺(tái)積電的發(fā)展歷程，從2004年發(fā)布90nm芯片至今，其晶圓報(bào)價(jià)已經(jīng)經(jīng)歷了多次大幅上漲。特別是在進(jìn)入7nm、5nm制程時(shí)代后，報(bào)價(jià)更是突破了萬(wàn)元大關(guān)，5nm晶圓的價(jià)格更是高達(dá)16000美元。而即使考慮到2023年6%的漲幅，這一價(jià)格趨勢(shì)依然十分明顯。
隨著高通、聯(lián)發(fā)科等芯片巨頭紛紛轉(zhuǎn)向3nm工藝制程，相關(guān)終端設(shè)備也迎來(lái)了一輪漲價(jià)潮。半導(dǎo)體業(yè)內(nèi)人士指出，由于先進(jìn)制程的報(bào)價(jià)居高不下，芯片廠商的成本壓力巨大，這很可能導(dǎo)致他們將成本壓力轉(zhuǎn)嫁給下游客戶(hù)或終端消費(fèi)者。
在2nm制程節(jié)點(diǎn)上，臺(tái)積電首次采用了Gate-all-around FETs晶體管技術(shù)，并搭配了NanoFlex技術(shù)，為芯片設(shè)計(jì)人員提供了更加靈活多樣的標(biāo)準(zhǔn)元件選擇。據(jù)預(yù)計(jì)，與現(xiàn)有的N3E工藝相比，N2工藝在相同功率下性能將提升10%到15%，或者在相同頻率下功耗將下降25%到30%，同時(shí)晶體管密度也將提升15%。
